LINGUAGGI DI DESCRIZIONE DELL'HARDWARE
Anno accademico e docente
Non hai trovato la Scheda dell'insegnamento riferita a un anno accademico precedente?
Ecco come fare >>
- English course description
- Anno accademico
- 2015/2016
- Docente
- MICHELE FAVALLI
- Crediti formativi
- 6
- Periodo didattico
- Primo Semestre
- SSD
- ING-INF/05
Obiettivi formativi
- Introdurre alcuni concetti fondamentali nella progettazione automatica e verifica dei sistemi digitali.
Conoscenze
Conoscenze di base relative alla progettazione e verifica dei sistemi digitali e livelli di descrizione di tali sistemi. Ruolo degli strumenti di progettazione automatica. Sintassi e semantica del linguaggio VHDL. Prestazioni dei sistemi digitali. Sintesi ad alto livello dei sistemi digitali con riferimento all'ottimizzazione di costi e prestazioni.
Abilità
Capacità di descrivere tramite il linguaggio VHDL componenti digitali di media complessità descritti a diversi livelli di astrazione (gate, RTL, architettura).
Capacità di verificare tali descrizioni tramite la simulazione logica.
Capacità di analizzare semplici algoritmi e di implementarli via hardware ottimizzando costi e prestazioni. Prerequisiti
- Conoscenza dei componenti fondamentali dei componenti digitali ("Analisi e sintesi dei circuiti digitali"). Conoscenza dei concetti base inerenti ai linguaggi di programmazione ("Fondamenti di informatica"). Conoscenza dei principi di funzionamento di un microprocessore ("Calcolatori elettronici").
Contenuti del corso
- Introduzione alla progettazione dei sistemi digitali:
Livelli di descrizione
Sintesi e verifica
Il linguaggio VHDL
sintassi e semantica
il ruolo del VHDL nella simulazione e nella sintesi
realizzazione e simulazione di modelli di componenti digitali
Prestazioni dei sistemi digitali
metriche
determinazione della frequenza di clock per reti sincrone
static timng analysis
tecniche per il miglioramento delle prestazioni a livello gate e architetturale
Sintesi ad alto livello
estrazione di Data Flow Graph e Control Flow Graph dalla descrizione di un algoritmo
scheduling e allocazione
algoritmi di scheduling per l'ottimizzazione di costo o prestazioni
Introduzione alle tecnologie FPGA Metodi didattici
- Il corso consiste di lezioni teoriche ed esercitazioni guidate nelle quali vengono utilizzati strumenti automatici di progettazione.
Modalità di verifica dell'apprendimento
- L'esame consiste di 3 parti:
una piccola relazione sull' ''attività'' di laboratorio svolta durante il corso (punteggio da 0 a 3) il cui scopo è quello di verificare la comprensione delle esercitazioni svolte;
una prova scritta durante la quale vengono svolti semplici esercizi che verificano sia i contenuti teorici del corso che le metodologie di modellazione e ottimizzazione di semplici moduli digitali (punteggio da 0 a 15);
un progettino su un tema specifico assegnato dal docente (punteggio da 0 a 15). I progettini sono organizzati in modo da richiedere la comprensione teorica di uno degli argomenti trattati durante il corso, il suo approfondimento e la sua applicazione a un problema specifico.
Il superamento della prova d'esame richiede la sufficenza (punteggio >= 9/15) sia nello scritto 2) che nel progettino 3). Testi di riferimento
- Dispense fornite dal docente sul sito del corso.
Testo consigliato come riferimento per il linguaggio VHDL:
Zwolinski M. , VHDL - progetto di sistemi digitali, Pearson - Prentice-Hall
